This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

6238466

Basic Patent (No, Kind, Date): JP 62219574 A2 870926 <No. of Patents: 001>

SEMICONDUCTOR DEVICE (English)

Patent Assignee: SHARP KK

Author (Inventor): SATO HIROYA; IGUCHI KATSUJI

IPC: *H01L-029/78; H01L-027/12 Derwent WPI Acc No: G 87-310466 JAPIO Reference No: 120080E000100 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 62219574 A2 870926 JP 8663391 A 860319 (BASIC)

Priority Data (No,Kind,Date): JP 8663391 A 860319

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

Image available 02302674

SEMICONDUCTOR DEVICE

PUB. NO .:

62-219574 [JP 62219574 A]

PUBLISHED:

September 26, 1987 (19870926)

INVENTOR(s): SATO HIROYA

IGUCHI KATSUJI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-063391 [JP 8663391]

FILED:

March 19, 1986 (19860319)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 590, Vol. 12, No. 80, Pg. 100, March

12, 1988 (19880312)

ABSTRACT

PURPOSE: To obtain a thin-film transistor having a low threshold voltage and capable of providing high ON current, by doping a channel region with the same type of impurity as that in source and drain regions.

CONSTITUTION: A glass substrate 1 is provided therein with a polysilicon film 2 serving as an active layer. An SiO(sub 2) film 3 serving as a gate insulation film is formed, and boron ions (sup 11)B(sup +) are implanted so that the Si film is doped with boron. After the surface is cleaned, a polysilicon film is formed in a region corresponding to a gate electrode 4 and boron ions (sup 11)B(sup +) are implanted therein. Accordingly, the source and drain regions S and D in the polysilicon film 2 are doped with the same type of impurity as the channel region C is. Therefore, localized levels present on the grain boundary can be covered with carriers and the threshold voltage of the thin-film transistor can be decreased. Further, ON current is also increased.

参考資料 |

⑩日本国特許庁(JP)

⑩特許出顧公開

⑩公開特許公報(A)

昭62-219574

@Int_CI_4

識別記号

厅内整理番号

◎公開 昭和62年(1987)9月26日

H 01 L 29/78 27/12

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

30発明の名称

半導体装置

②特 願 昭61-63391

❷出 願 昭61(1986)3月19日

四発 明 者 佐 藤

浩 哉

大阪市阿倍野区長池町22番22号

シャープ株式会社内

大阪市阿倍野区長池町22番22号 大阪市阿倍野区長池町22番22号

シャープ株式会社内

②代理人 弁理士 青山 蔥

外2名

8) **28** 28

1. 強明の名称

半導体装置

- 2. 特許請求の範囲
- (1) 多結晶シリコン薄膜を半導体活性層とするMIS型電界効果トランジスタよりなる半導体装置において、トランジスタのソース、ドレイン 類域と同項の不純物をチャネル領域にドープした ことを特徴とする半導体装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、テレビジョン等に応用可能なアクティブマトリクス方式の液晶ディスプレイ用滞腐トランジスタに関し、特に、駆動回路をモノリシックに集積したディスプレイにおける駆動回路用滞膜トランジスタに関するものである。

(従来の技術)

近年、薄膜トランジスタ技術の発達により、ア クティブマトリクス万式の液晶ディスプレイの特 性が改良され、アルカラーチレビジョンとして顔 品化されている。このような超過ディスプレイは 今後ともさらにテレビジョンや監視線管(CRT) 等への応用が進むと考えられる。

製在までに商品化されているアクティブマトリクス方式の被島ディスプレイでは、スイッチングマトリクスアレイの駆動回路はディスプレイ上に 銀額化されておらず、岡基板上の駆動回路と多数の配線を介して接続する必要があった。これに必要な実装工程を省略しディスプレイをさらに小型で安価にするためには、駆動回路をディスプレイを扱上にモノリシックに集議する必要がある。

駅動回路を集員化したディスプレイデバイス用の離職トランジスタとしては、会属酸化物半導体集損回路(MOSIC)工程によって作製されたMIS 型多結晶シリコン輝度電界効果トランジスタが実用レベルにある。

多結局シリコン薄膜トランジスタは、高速性、 保髄独等の面で水素化アモルファスシリコン等の 他の解膜トランジスタに出べ優れている。

(発明が解決しようとする盟盟四)

多結晶シリコン薄膜トランジスタをMOSIC 工程に準じて形成する場合には、プロセス般高温 度が1000℃以上に達し、高価な石英ガラス基 仮を用いねばならない。ガラス基板を利用し、コスト低減をはかるためには、最高プロセス温度を 600℃前後におさえた低温プロセスで多結晶シリコン薄膜トランジスタを形成する必要がある。

ところで、多結晶シリコン薄膜トランジスタでは、単結晶の場合と異なり、チャネル領域に結晶 粒界が多数存在し、粒界に存在する局在準位がキャリアトラップとして作用する。したがって、ゲート電圧の印加によって半導体側に誘起された電荷はまず局在準位中に苦瀆されるため、ドレイン電流の立ち上がり特性は悪く、関値電圧の絶対値は大きくなる。

駆動回路を形成する場合には、この現象のために、 電源電圧を高くせねばならず、関値電圧の低 減が是非必要である。高温プロセスにおいては結 晶粒成長が起き、局在準位が低減される。一方、 低温プロセスでは、水素プラズマ処理による局在

- 3 -

チャネル領域のドーピング量は局在単位と対応 し、多結晶膜の膜質によって決定されるが、おお よそ | 0 ' cm - 3から | 0 ' cm - 3の範囲にある。 (事施例)

本発明による多結晶シリコン薄膜トランジスタの実施例について添付の図面を参照して説明する。 第1図(a)~(f)に、薄膜トランジスタ形成でロセスを図式的に示す。パイレックスガラス基板 を有機洗浄し、次いで酸洗浄した後、真空蒸布形によってpoly Si膜を形成する。poly Si膜の形成は基板温度500℃、真空度3×10-°Pa、成膜速度1人/secの条件で行い、膜厚は100人であった。そして、フォトリソグラフィー法を利用し、活性層となる poly Si 郎2を残し、六非化硫質(SP 6)ガスを用いるプラズマエッチング法によって他の部分を除去した(第1図(a))。

次いでモノシランガス(SiH.)と酸素による常 圧CVD法によってゲート絶縁膜となるSiOz膜 3を形成した(第1図(b))。常圧CVD装置の基 仮温度は420℃で、SiOz腹厚は1000人で 準位の水紮によるターミネーション等が考えられるが、十分ではない。

本発明の目的は、アクティブマトリクス液晶ディスプレイ等において、スイッチングマトリクスアレイの駆動回路構成用トランジスタに適するような、関値超圧が小さく、大きなON電流の得られる薄膜トランジスタを提供することにある。

(問題点を解決するための手段)

本発明に係る半導体装置は、多結晶シリコン薄膜を半導体活性層とするMIS型電界効果トランジスタよりなる半導体装置において、トランジスタのソース、ドレイン領域と同型の不純物をチャネル領域にドープしたことを特徴とする。

(作 用)

本発明の要点は、MIS電界効果型トランジスタにおいて、チャネル領域にソース、ドレイン領域と同型の不純物を予めドーピングすることにある。この処理によって、結晶粒界に存在する局在準位を予めキャリアによって埋めることができ、相対的に関値電圧を低減することができる。

- 4 -

あった。

次いで、ポロンイオン(''B*)をイオン注入法 により50KeVで1×10'''cm-'' 注入した。こ れにより、poly Si部2に、ポロン(不純物)がド ープされる。

表面洗浄の後、さらに前述の蒸着法を用いてpoly Si腹を5000人の厚さに堆積し、フォトリソグラフィー法によってゲート電極4に相当する部分にのみpoly Si腹を残し、他の部分をエッチング除去した(第1図(c))。なお、ゲート寸法は、ゲート長4μα、ゲート幅6μαとした。

その後、常圧CVD法によって、イオン注入時の汚染防止用に500人厚のSiO i 膜5を形成し、イオン注入法によりポロンイオン(''B+')を50 KeVで3×10''sca-'*注入した。これにより、poly Si邸2のソース、ドレイン両領域S. Dに、上記のチャネル領域Cと同型の不純物をさらにドープする。

 概を常用CVD法で形成し、ボロンの活性化のために窒素雰囲気中で500℃、上時間のがアニールを行った(第1図(e))。

その後、純水業1 Torr 、RFパワー200 Wにて発出させた水業プラズマ雰囲気中で、延収温度350℃で30分アニールを行った。

次に、ソース、ドレインS. D領域のそれぞれのコンタクトホールで、8をフォトリソグラフィ法によって関ロし、A2Si膜を5000大堆積した後、再びフォトリソグラフィ法によってソース、ドレイン配線9.10を形成した(第1図(f))。

最後に、水素芬田気中で440℃、30分のア ニールを行なった。

このプロセスの最高温度は500℃であり、ガラス基板11上に安定にトランジスタを形成しうるのが特徴である。

第2 図に、このトランジスタの IS-VG特性の測定結果を示す。活性層への注入を行わず、それ以外は全く同一のプロセスで作製した多結晶シリコントランジスタの動作特性(破線)と比較する

-7-

夕の応用上幅めて波及効果が大きい。

4. 図面の簡単な説明

第1図(a)~(f)は、各ヶ海膜トランジスタ形成プロセスを順次に示す図である。

第2図は、多結晶シリコンへの不純物注入を行った試料と行っていない試料の【S-VG特性のグラフである。

- し…ガラス悪坂、
- 2…活性関となる多結晶シリコン、
- 3…ゲート絶謀症、
- 4…ゲート多類品シリコン。
- 5 …イオン注入時の汚染防止用SiО→驥、
- 6…滑間絶縁SiO。謨、
- 9…ソースAISi配線、
- 10…ドレインAQSI配線、
- S…ソース領域、
- D…ドレイン孫威、
- C…チャネル領域。

特许出版人

シャープ株式会社

代 - 煕 - 八 - 弁理士 | 青山 - 葆ほか2名

と、関値電圧の絶対さか5V程度小さい方向に帰移し、また、ON電流も増加している。この関抗 電圧の低減は、チャネル領域に予めソース、ドレイン両領域と開盟の不純物をドープしたために、 結晶较異に存在する局在単位をキャリアによって 埋めることができるためである。

なお、ドーピング原子の種類は、ボロンに限らず、適当なIII族、V族の原子を選べばよい。

また、チャネル領域のドーピング語は、同任準 位置と対応し、多結品模質によって決定されるが、 おおよそ10¹⁰ca⁻³から10¹⁰ca⁻³の範囲にある。

(発明の効果)

本発明により、多結晶シリコン中へソース、ドレイン領域と問題の不純物を注入することによって、薄膜トランジスタの隣値電圧を低減することができる。この手法により、液晶ディスプレイの駅動回路を形成すれば、駅動回路の単調電圧を低減でき、周辺回路コストを低減することができる。以上の点で、本発明は多結晶シリコントランジス

- 8 -

